高い遊びのために、メモリは、時間を確認する頻度を見ていません。私は1件の記事でメモリタイミングを理解します

DDR5メモリ、より多くの人々が5000MHzから始まっ高周波設計、周波数のメモリ製品の周波数に注意を払って開始し、それは確かにショックに対するユーザーの多くと素晴らしいです、そして、それは多くのユーザーであるように思わせメモリ製品を購入する。非両規格を。したがって、そのメモリ製品、非常に重要なパラメータ設計、即時のために無視されます。

それは、主要なメモリ製品にマークされ、また、「40-40-40-77」のシリーズです非常に低いです。異なる製品の数値の違いは、有意差は、製品のほとんど価値があるでしょう。通常の値のこのシリーズの顔に、少数の人々は、その違いに注意を払い、自分の役割を探求する、今日我々は、プレートのメモリに来ますタイミング。

01 タイミングとは何ですか？

メモリタイミング、ある単語が様々なタスク動作の処理中に発生した固有の遅延の数値的記述、またはそれ以上の必須白化を意味し、タイミングがメモリ処理作業及び操作の特定の遅延である。時間、この定義から、タイミングがあります自然に、より良いです。

同時に、メモリの遅延に影響を与える、または遅延を説明し、私たちの定期的な製品の4が最も影響を受け、最も重要な部分である時系列の種がたくさんあります。

メモリのタイミング

彼らは、特定のコードを有する。、TRCD、TRP、TRAS、それぞれ、4つのすべてのコード略語、メモリ列アドレス・アクセスの遅延時間を記述している第一CL、CASレイテンシ、このIT順序に従ってまた、タイミングの中で最も重要なパラメータである第二TRCD、ラスへのCAS遅延は、列アドレスにメモリアドレスの遅延時間を意味し;第三のTRP、すなわち、RASプリチャージ時間、充電時間、そのメモリアドレスゲートパルスを示します。第TRASは、行アドレス活性化の時間に記載のアクティブ時間を、RAS。

02 どのタイミングは仕事に影響しますか？

メインタイミングの意味を理解した後、我々はまた、本当にメモリのパフォーマンスのための主要なタイミングの影響を理解するために、メモリとCPU間の原則を理解する必要があります。

一般的に、CPUのワークフローは、命令アドレスを取得することで、メモリはすぐに検索し、アドレスファイルキャッシュに、私たちが行くの行に対処するプロセスに取り組むます。

CPUは、移動格子のどの行を決定するために、Aのファイルを検索するためにメモリの必要性を開始すると、その後のタイミングの第2のパラメータのtRCDこの時間を表し、単に、メモリ受信ラインの命令であり、これは、より時間がかかりこの行にアクセスします。各列内のデータの量が非常に不快であるため、それは正確にのみ推定することができるメモリの最初のステップで配置することができないので、第二のステップは、命令を完了するのに必要であることは注目に値します。

これはAファイルの行メモリ判定するが、それは確認する必要がある場合にはどの列を確認する行と列がすべて決定された場合にのみ、彼らはAファイルの特定のアドレスをロックすることができ;列の待ち時間を決定し、それは、特定の列にアクセスするために取ることができますどのくらいの時間、つまり行の数を決定するためのメモリであり、タイミングのタイミングです。

三番目のパラメータについては、それが最初の行の値が確認されていることを確認することである、そして、時間（時間）別の行を待つ必要があります。

第TRAS部は、メモリ全体完了コマンドの和を意味する。その値は、トップ3つの値の和にほぼ等しい。もちろん、その差が大きい場合。

03 D4とD5のタイミング比較

私たちはDDR4とDDR5タイミングを使用するには、以下の、D4とD5メモリの違いを探ります。

「40-40-40-77」は5200MHz D5製品のタイミング設計で、「16-16-16-36」は、このブランドのD4製品のタイミング設計です。

重度間違いなくユーザの実際の使用に与える影響である遅延、横切って引っ張ることができる絶対周波数にD5メモリの有意な増加があるが時系列から、二つにさらにいくつかの数値の差異があります。

多くのD5メモリが一時的に選手を大量に受け入れなかった理由です。

周波数の成長が大幅にユーザーエクスペリエンスを改善しないと、高すぎる待ち時間は時限爆弾のようなものです、それはユーザーエクスペリエンスに影響を与えます。あなたは、タイミングを削減しながら、より高い周波数を持つようにしたい場合は、それが持っている重要なトピックもあり将来的には検討されて。